***Мікроконтролер ATmega 8515***

1. ***Структура мікроконтролера***

***ATmega 8515 –*** однокристальний восьмибітний мікроконтролер сімейства AVR, що має розділені адреснi простори для пам’ятi програм i для пам’ятi даних. Це призводить до того, що код програми не може бути iнтерпретовано як данi, але комiрки пам’ятi програм можуть бути програмно зчитанi та використанi як данi.

МодельATmega 8515 містить ***пам'ять програм*** *– 8 КБ* та ***пам'ять даних*** *– 512 байт*, має ***32*** восьмибiтних *регістри* загального призначення ***–*** *R0…R31* *(три старшi пари регiстрiв використовуються як 16-бiтнi покажчики адреси в командах непрямої адресацiї, для цих пар назначенi спецiальнi iмена X, Y, Z).* Регiстри загального призначення включенi до адресного простору пам’ятi даних та мають адреси *0000…001F*.

В корпусі наявні 40 виводів. Виводи портів ***PA…PE*** в залежності від програмних налаштувань мікроконтролера *можуть працювати як порти введення/виведення* загального призначення, а можуть виконувати альтернативні функцiї. Спрощена структурна схема мікроконтролера *ATmega8515* наведена на рис. 1.

*Рис. 1. Структурна схема МК ATmega8515*

Альтернативні функції портів введення/виведення приведені у таблиці 1.

*Таблиця 1. Альтернативні функції портів*

|  |  |  |
| --- | --- | --- |
| *PA0 . . . PA7* | – | *AD0…AD7:* шина адреси i шина даних для підключення зовнішньої пам’ятi даних; |
| *PB0* | – | *T0:* зовнішні синхроімпульси для таймера/лiчильника *0*;  *OC0:* сигнал про рівність значення таймера *0* очікуваному значенню; |
| *PB1* | – | *T1:* зовнiшнi синхроiмпульси для таймера/лiчильника *1*; |
| *PC0 . . . PC7* | – | *A8…A15:* старша частина шини адреси для підключення зовнішньої пам’ятi даних; |
| *PD2* | – | *INT0:* вхiд зовнiшнього переривання *0*; |
| *PD3* | – | *INT :* вхiд зовнiшнього переривання *1*; |
| *PD5* | – | *OC1A:* сигнал про рiвнiсть значення таймера/лiчильника *1* очiкуваному значенню *А*; |
| *PD6* | – | *WR:* строб запису в зовнiшню пам’ять даних; |
| *PD7* | – | *RD:* строб зчитування iз зовнiшньої пам’ятi даних; |
| *PE0* | – | *INT2:* вхiд зовнiшнього переривання *2*;  *ICP:* зовнiшня подiя для таймера/лiчильника *1*; |
| *PE1* | – | *ALE (Address Latch Enable):* строб видачi молодшої частини адреси на шину *AD0. . . AD7*; |
| *PE2* | – | *OC1B:* сигнал про рiвнiсть значення таймера/лiчильника *1* очiкуваному значенню *B*; |

1. ***Розподіл адресного простору***

В єдиний адресний простiр пам’ятi даних входять 32 регiстри загального призначення, порти введення/виведення *(серед них: регiстр статусу SREG, покажчик стеку SP, регiстри управлiння таймерами, регiстри управлiння портами мiкроконтролера)*, внутрiшня (резидентна) пам’ять даних розмiром 512 байт та зовнiшня пам’ять даних (якщо пiдключена). Карта розподiлу адресного простору пам’ятi даних представлена на рис. 2.



*Рис. 2. Карта розподiлу адресного простору пам’ятi даних*

1. ***Підключення зовнішньої пам’яті даних***

Так як адресний простiр даних мiкроконтролера — 64 Кб, то це максимальний розмiр однiєї сторiнки. При пiдключеннi мiкросхеми меншого розмiру певна кiлькiсть старших розрядiв шини адреси не будуть використовуватись. Для того, щоб обiйти обмеження в 64 Кб, *пiдключають декiлька сторiнок пам’ятi, використовуючи альтернативнi функцiї виводiв портiв мiкроконтролера*. В будь-який момент часу працює тiльки одна з мікросхем. Для вибору необхiдної мiкросхеми мiкроконтролер програмно видає на деякий порт номер необхiдної сторiнки пам’ятi. Схема підключення однієї сторінки ЗПД зображена на рис. 3.



*Рис. 3. Схема пiдключення однiєї сторiнки зовнiшньої пам’ятi даних*

1. ***Порти введення/виведення***

Порти введення/виведення призначенi для управлiння режимами роботи вузлiв мiкроконтролера та периферiйних пристроїв (*порти МК, таймери/лiчильники, контролер переривань, налаштування зовнiшньої пам’ятi даних, АЦП, UART та iн.).*  Всього в мiкроконтролерi *64 порти введення/виведення* та вони мають номери *0000…003F*. Передбачено *два способи роботи* з портами введення/виведення. Перший спосiб передбачає *використання* спецiальних *команд IN та OUT*. В якостi операндiв цi команди приймають номер порту (тобто, число в дiапазонi *0000…003F*). Другий спосiб – *через пам'ять даних*. Щоб визначити адресу порту введення/виведення в пам’ятi, необхiдно до номеру порту додати *20h*. Таким чином, порти введення/виведення доступнi за адресами *0020…005F* пам’ятi даних.

*Слiд вiдрiзняти* ***порти введення/виведення*** *та* ***порти мiкроконтролера****. Порти введення/виведення управляють режимами роботи периферiї. Порти МК – фiзичнi групи виводiв мiкросхеми.*

1. ***Порти мiкроконтролера***

Мiкроконтролер має *чотири восьмибiтних двоспрямованих порти* *(PA, PB, PC, PD)* та *один трьохбiтний (PE)*. Кожен порт налаштовується трьома портами введення/виведення (*DDRx, PORTx, PINx*), кожен бiт яких вiдповiдає одному виводу.

* *DDRx* *–* напрям передачi даних для кожного виводу: 0 *–* введення, 1 *–* виведення.
* *PORTx* *–* данi, що виводяться. В режимi виведення використовується для того, щоб задати логiчнi рiвнi на лiнiях порту. В режимi введення: 0 *–* високоомний стан, 1 *–* вiдключення резистора-пiдтяжки.
* *PINx* *–* стан виводiв порту. Мiстить поточнi логiчнi рiвнi на виводах порту, не залежно вiд режиму. Призначений тiльки для зчитування.

1. ***Регістр статусу***

Регiстр статусу *SREG* мiстить прапорцi ознак, що встановлюються вiдповiдно до результату виконання останньої команди, а також прапорцi, що управляють роботою мiкроконтролера. Формат регістру статусу приведений на рис. 4.

*Бiти порту введення/виведення SREG мають наступне призначення:*

* C *–* ознака переносу зi старшого розряду.
* Z *–* ознака нульового результату арифметико-логiчної команди.
* N *–* ознака вiд’ємного результату арифметико-логiчної команди.
* V *–* ознака переповнення.
* S = N ⊕ V *–* ознака знаку.
* H *–* ознака переносу мiж тетрадами.
* T *–* ознака користувача.
* I *–* ознака глобального дозволу переривань.



*Рис 4. Формат регістру статусу SREG*

1. ***Переривання***

До складу мiкроконтролера входить централiзований контролер прiоритетних переривань. Пiд час обробки переривання мiкроконтролер встановлює лiчильник команд PC рiвний номеру вектора. *Чим бiльше номер переривання — тим нижче прiоритет*.

Переривання можна глобально заборонити, скинувши прапорець *I* регiстру статусу *SREG*. Цей прапорець заборони має прiорiтет перед усiма iншими прапорцями дозволу переривань. Зовнiшнi переривання дозволяються при встановленнi прапорцiв *INT0, INT1, INT2* порту введення/виведення *GICR*. Для зовнiшнiх переривань можна задати вид вхiдного сигналу, при якому буде зафiксовано запит переривання.

При переходi на пiдпрограму обробки переривання мiкроконтролер зберiгає у стеку тiльки адресу повернення, а регiстр статусу *SREG* не зберiгає. Тому, якщо пiдпрограма змiнює *SREG* (а бiльшiсть обробникiв, якi виконують якiсь дiї, змiнюють його), то вона має самостiйно зберегти *SREG* в стеку та вiдновити його перед поверненням.

1. ***Таймери/лічильники***

До складу мікроконтролера входять *два таймера/лічильника*: 8-бiтний *TCNT0* та 16-бiтний *TCNT1*. Кожен з таймерів має (в залежності від розрядності) один чи два управляючі порти, порт поточного значення, порти очікуваних значень.

Таймери можуть видавати переривання при певних подіях. Дозвіл та заборона цих переривань управляється прапорцями порту введення/виведення. *Для дозволу переривання відповідний біт має бути встановлений в 1, для заборони - скинутий в 0.*

При виникненні події таймера/лічильника, для якої передбачено переривання, не залежно від дозволу переривання, встановлюється відповідний прапорець в портi введення/виведення *TIFR*. Якщо переривання дозволені, то цей прапорець скидається апаратно пiд час переходу на обробник переривання. Прапорець також можна скинути вручну, для цього треба записати у відповідний біт 1 (одиницю).

*Обидва таймери можуть працювати як вiд внутрiшнього, так i вiд зовнiшнього джерела синхроiмпульсiв.* Джерело синхроiмпульсiв обирається бiтами *CSn2, CSn1, CSn0* порту введення/виведення *TCCRn,* де *n* - номер таймера/лiчильника.

*8-бiтний таймер/лiчильник 0*

Мiкроконтролер мiстить 8-бiтний таймер/лiчильник 0. Таймер може працювати вiд внутрiшнiх чи зовнiшнiх синхроiмпульсiв. Зовнiшнi синхроiмпульси подаються через вивiд *T1*, який є альтернативною функцiєю виводу *PB0*. В процесi роботи таймер може формувати запити переривань *TIMER0 OVF* та *TIMER0 COMP*.

Таймер/лiчильник 0 мiстить широтно-iмпульсний модулятор та має режими роботи, призначенi для видачi iмпульсiв рiзної довжини на вихiдних лiнiях. Розглянемо стандартнi режими без ШIМ. Таких режимiв в таймерi/лiчильнику 0 є два:

* нормальний - рахунок з 0 до максимального 8-бiтного значення 0xFF, пiсля чого переповнення та знову рахунок з 0;
* скидання при рiвностi - рахунок з 0 до очiкуваного значення, пiсля чого скидання та знову рахунок з 0.

Всi параметри таймера/лiчильника 0 встановлюються в портi введення/виведення *TCCR0*. Формат регістра *TCCR0* приведений на рис 5.

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| *TCCR0* | *F0C0* | *WGM00* | *COM01* | *COM00* | *WGM01* | *CS02* | *CS01* | *CS00* |
|  | *7* | *6* | *5* | *4* | *3* | *2* | *1* | *0* |

*Рис. 5 Порт введення/виведення TCCR0 – регiстр управлiння таймером/лiчильником 0*

Поточне значення таймера/лiчильника 0 зберiгається в портi введення/виведення *TCNT0*. Очiкуване значення зберiгається в портi *OCR0*. *В нормальному режимi до* значення порту *TCNT0* з обраною частотою або по зовнiшньому синхросигналу *додається одиниця*. Якщо поточне значення в портi *TCNT0* стало рiвне очiкуваному в портi *OCR0*, встановлюється прапорець *OCF0* порту *TIFR*, та, якщо дозволено, формується запит переривання *TIMER0 COMP*. Коли поточне *значення стає рiвне* максимальному *0xFF*, *вiдбувається переповнення* значення таймера, *встановлюється прапорець TOV0* порту *TIFR*. ***Пуск таймера здiйснюється вибором джерела синхроiмпульсiв (запис бiтiв CS02:CS00).***

В таймерi/лiчильнику 0 передбачено можливiсть автоматичної видачi управляючого сигналу при рiвностi поточного значення очiкуваному. Управляючий сигнал може бути виданий тiльки на вивiд *OC0*, який є альтернативною функцiєю виводу *PB0*.

*16-бiтний таймер/лiчильник 1*

Мiкроконтролер мiстить 16-бiтний таймер/лiчильник 1, який має значно бiльше можливостей, нiж 8-бiтний. Зокрема, вiн має два незалежних порти очiкуваних значень *(OCR1AH:OCR1AL та OCR1BH: OCR1BL)*. В процесi роботи таймер/лiчильник залежно вiд режимуформувати запити переривань *TIMER1 CAPT, TIMER1 COMPA, TIMER1 COMPB, TIMER1 OVF*. Вiн також має складнiший механiзм видачi управляючих сигналiв та режими широтно-iмпульсної модуляцi. Режим роботи задається бiтами *WGM13, WGM12, WGM11 WGM10 портiв TCCR1A, TCCR1B*. Формат регістрів *TCCR1A, TCCR1B* приведені на рис 6 та 7 відповідно.

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| *TCCR1A* | *COM1A1* | *COM1A0* | *COM1B1* | *COM1B0* | *FOC1A* | *FOC1B* | *WGM11* | *WGM10* |
|  | *7* | *6* | *5* | *4* | *3* | *2* | *1* | *0* |

*Рис. 6. Порт введення/виведення TCCR1A – регiстр A управлiння таймером/лiчильником 1*

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| *TCCR0* | *ICNC1* | *ICES1* | *-* | *WGM13* | *WGM12* | *CS12* | *CS11* | *CS10* |
|  | *7* | *6* | *5* | *4* | *3* | *2* | *1* | *0* |

*Рис. 7. Порт введення/виведення TCCR1B – регiстр B управлiння таймером/лiчильником 1*

16-бiтний таймер/лiчильник, без використання широтно-iмпульсного модулятора, має два таких самих режими роботи, як i 8-бiтний таймер: нормальний, та зi скиданням таймера за збiгом значення з очiкуваним. Прiорiтет запису процесором значень в регiстри лiчильника над внутрiшнiми змiнами зберiгається.

*Сторожовий таймер*

Сторожовий таймер *–* окремий таймер, призначений для скидання (перезавантаження) мiкроконтролера у випадку, коли нормальний режим роботи було порушено i вiдбулося зациклювання програми.